职位描述
该职位还未进行加V认证,请仔细了解后再进行投递!
职位描述:
工作职责:
1. 负责三维存储器 负责三维存储器 数字 模块相关设计 以及存储器算法(读写擦除) 以及存储器算法(读写擦除) 以及存储器算法(读写擦除) 的专利风险评价与 的专利风险评价与 管控;
2. 追踪三维存储器相关 数字 电路行业研发动向并挖掘与布局相关专利;
3. 协助 r&d 检索现有技术,为项目研发提供参考;
4. 参与电路相关专利申请审稿及答复。
任职资格:
1.ee/cs /physics 博士 或硕士 学位;
2.优选研究方向为 nand 闪存设计 /验证 /ic 设计者 ;
3. 优选拥有信号混合或 数字集成电路设计优选拥有信号混合或 数字集成电路设计优选拥有信号混合或 数字集成电路设计优选拥有信号混合或 数字集成电路设计优选拥有信号混合或 数字集成电路设计逻辑设计经验者, 逻辑设计经验者, 熟悉 system -verilog 优先 。
4. 优选拥有 在 system -verilog 环境中的子系统和全芯片级验 证经者;
5.优选 熟悉从 rtl 到布局的 nand 设计流程。
6. 优选熟悉专利法和拥有撰写经验者先 。
工作职责:
1. 负责三维存储器 负责三维存储器 数字 模块相关设计 以及存储器算法(读写擦除) 以及存储器算法(读写擦除) 以及存储器算法(读写擦除) 的专利风险评价与 的专利风险评价与 管控;
2. 追踪三维存储器相关 数字 电路行业研发动向并挖掘与布局相关专利;
3. 协助 r&d 检索现有技术,为项目研发提供参考;
4. 参与电路相关专利申请审稿及答复。
任职资格:
1.ee/cs /physics 博士 或硕士 学位;
2.优选研究方向为 nand 闪存设计 /验证 /ic 设计者 ;
3. 优选拥有信号混合或 数字集成电路设计优选拥有信号混合或 数字集成电路设计优选拥有信号混合或 数字集成电路设计优选拥有信号混合或 数字集成电路设计优选拥有信号混合或 数字集成电路设计逻辑设计经验者, 逻辑设计经验者, 熟悉 system -verilog 优先 。
4. 优选拥有 在 system -verilog 环境中的子系统和全芯片级验 证经者;
5.优选 熟悉从 rtl 到布局的 nand 设计流程。
6. 优选熟悉专利法和拥有撰写经验者先 。
工作地点
地址:武汉江夏区武汉
![](http://img.jrzp.com/jrzpfile/rcw/SearchJob/images/jg.png)
![](https://img.jrzp.com/images_server/comm/nan.png)
职位发布者
HR
长江存储科技有限责任公司
![](http://img.jrzp.com/jrzpfile/provincercw/images/sfrz_yrz.png)
-
电子技术·半导体·集成电路
-
1000人以上
-
公司性质未知
-
东湖开发区高新四路18号